一文看懂芯片设计制造全流程

fuhe

一文看懂芯片设计制造全流程（建议收藏转发）_腾讯新闻 (qq.com)
超详细的芯片设计过程概述 (qq.com)

芯片进入大规模生产之前，需要进行“试生产”，也就是流片，对完成的设计电路先生产几片、几十片。流片是一个极其昂贵的过程。

在14纳米制程的时代，流片一次的费用大约需要300万美元。而到了7纳米，流片费用则要高达3000万美元。为了防止冒失的浪费，需要通过电子设计自动化（EDA）软件上进行仿真测试。即使所有设计工具的成本都加起来，也抵不上一次流片的费用。因此，要在软件上通过仿真，确保万无一失，才能真正开始流片。

那么什么算是“万无一失”呢？

来认识一下EDA软件“四大金刚”-虎嗅网 (huxiu.com)

Mask  光掩膜
GDSII流格式，常见的缩写GDSII，是一个数据库文件格式。它用于集成电路版图的数据转换，并成为事实上的工业标准。GDSII是一个二进制文件，其中含有集成电路版图中的平面的几何形状，文本或标签，以及其他有关信息并可以由层次结构组成。
Tape out是指芯片完成了设计，将设计数据交给fab开始生产，很多年前，完成的设计数据都是写到磁带里传给fab，设计团队将数据写入磁带叫tape in，fab读取磁带的数据叫tape out，现在科技发展了已经不用磁带了，但这个词还是沿用了下来。wafer out是指wafer在fab完成了生产，设计的集成电路已经制造在硅基上了，开始要封装测试了
Assembly 半导体封装

Fabless，foundry，IDM区别
Fabless 指的只从事芯片设计与销售，不从事生产的公司，这样的企业被成为“无厂化企业”，手机厂商中的华为、苹果和小米，还有高通和联发科，都属于 Fabless。
IDM 就是指既能够自行设计、也能够自行生产的芯片厂商，世界上有这种能力的不多，我们熟知的只有三星和英特尔。对于高通这样有实力的公司没有涉足IDM也会很多人会想不通，相信随着高通的收并很可能会打造自己的整条产业链。
Foundry 是能够自行完成芯片制造，但是没有设计能力的厂商，就是我们所熟知的代工厂。此时想到了农夫山泉的那句话：“我们不生产水，我们只是大自然的搬运工”。

Assembly 半导体封装

ic物理设计基本概念 - 倒头呼呼 - 博客园 (cnblogs.com)

superjason

所以美帝把EDA软件控制了，也是掐我国的喉咙。

fuhe

https://zhuanlan.zhihu.com/p/548559836    PCM  CP FT 芯片三大测试

fuhe

fuhe 发表于 2022-12-14 23:44
https://zhuanlan.zhihu.com/p/548559836    PCM  CP FT 芯片三大测试

芯片中的CP一般指的是CP测试，也就是（Chip Probing）

fuhe

fuhe 发表于 2023-9-14 15:37
芯片中的CP一般指的是CP测试，也就是（Chip Probing）

一、CP测试是什么

CP测试在整个芯片制作流程中处于晶圆制造和封装之间，测试对象是针对整片（Wafer）中的每一个Die，目的是确保整片（Wafer）中的每一个Die都能基本满足器件的特征或者设计规格书，通常包括电压、电流、时序和功能的验证。

CP测试的具体操作是在晶圆制作完成之后，成千上万的裸DIE（未封装的芯片）规则的分布满整个Wafer。由于尚未进行划片封装，只需要将这些裸露在外的芯片管脚，通过探针（Probe）与测试机台（Tester）连接，进行芯片测试就是CP测试。


图 1 CP Test在芯片产业价值链上的位置

二、为什么要做CP测试

因为通常在芯片封装阶段时，有些管脚会被封装在芯片内部，导致有些功能无法在封装后进行测试，因此Wafer中进行CP测试最为合适。


图 2 Wafer上规则的排列着DIE

而且Wafer制作完成之后，由于工艺偏差、设备故障等原因引起的制造缺陷，分布在Wafer上的裸DIE中会有一定量的残次品。CP测试的目的就是在封装前将这些残次品找出来（Wafer Sort），同时还可以避免被封装后无法测试芯片性能，优化生产流程，简化步骤，同时提高出厂的良品率，缩减后续的成本。

另外，有些公司会根据CP测试的结果，将芯片划分等级，将这些产品投入不同的市场，购买者需要注意这一点。